|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENCYCLOPÉDIE DE LA RADIOÉLECTRONIQUE ET DU GÉNIE ÉLECTRIQUE Principes fondamentaux de la théorie des synthétiseurs de fréquence. Encyclopédie de l'électronique radio et de l'électrotechnique
Encyclopédie de l'électronique radio et de l'électrotechnique / Synthétiseurs de fréquence introduction La boucle à verrouillage de phase (PLL) est un nœud original largement utilisé, qui est produit par certaines entreprises en tant que circuit intégré séparé. La PLL contient un détecteur de phase, un amplificateur et un oscillateur commandé en tension (VCO) et est une combinaison de technologie analogique et numérique. Nous examinerons brièvement les applications des PLL pour le décodage de tonalité, la démodulation AM et FM, la multiplication de fréquence, la synthèse de fréquence, la synchronisation du signal dans des conditions bruyantes (telles que l'enregistrement magnétique) et la récupération du signal. Il existe un biais anti-PLL traditionnel qui est en partie dû à la difficulté d'implémenter une PLL sur des composants discrets, et en partie basé sur la conviction qu'une PLL ne peut pas fonctionner de manière suffisamment fiable. Cependant, l'avènement actuel d'un grand nombre de dispositifs PLL peu coûteux et faciles à utiliser lève rapidement le premier obstacle à leur généralisation. Si la PLL est correctement conçue et utilisée jusqu'à ses limites, elle est un élément de circuit aussi fiable qu'un amplificateur opérationnel ou une bascule.
Le circuit PLL classique est illustré à la Fig.1. Le détecteur de phase compare les fréquences des deux signaux d'entrée et génère un signal de sortie qui est une mesure de leur décalage de phase (si, par exemple, ils diffèrent en fréquence, alors une sortie de fréquence de différence périodique sera générée). Si les fréquences fin et fgoon ne sont pas égales entre elles, alors le signal d'erreur de phase, après filtrage et amplification, affectera le VCO, rapprochant la fréquence fgoon de fin. En mode normal, le VCO "verrouille" rapidement l'ailette de fréquence, en maintenant un déphasage constant par rapport au signal d'entrée. Étant donné qu'après filtrage, la sortie du détecteur de phase est une tension continue et que le signal de commande du VCO est une mesure de la fréquence d'entrée, il est clair que la PLL peut être utilisée pour la détection FM et le décodage de tonalité (en téléphonie numérique). transport en ligne). La sortie VCO génère un signal avec une fréquence fin ; en même temps, c'est une copie "nettoyée" de l'ailette de signal, qui elle-même peut être affectée par des interférences. Comme le signal périodique de sortie du VCO peut avoir n'importe quelle forme (triangulaire, sinusoïdale, etc.), cela permet de former, par exemple, un signal sinusoïdal, synchronisé avec la séquence d'impulsions d'entrée. Les circuits PLL utilisent souvent un compteur modulo n connecté entre la sortie du VCO et le détecteur de phase. Avec ce compteur, on obtient une fréquence qui est un multiple de la fréquence de référence d'entrée fax. Ceci est pratique pour générer des impulsions d'horloge qui sont un multiple de la fréquence du réseau dans des convertisseurs intégrés (à deux étages ou avec équilibrage de charge) afin de supprimer les interférences du réseau. Sur la base de tels schémas, des synthétiseurs de fréquence sont également construits. Composants du périphérique PLL Détecteur de phase. Il existe actuellement deux principaux types de détecteurs de phase, parfois appelés type 1 et type 2. Le détecteur de type 1 fonctionne sur des signaux analogiques ou numériques à onde carrée, tandis que le détecteur de type 2 fonctionne sur une commutation numérique (fronts). Les représentants de type 1 sont IC565 (linéaire) et 4044 (TTL), type 2-4046 (CMOS). Le détecteur de phase de type 1 (numérique) le plus simple est la porte XOR, dont le circuit est illustré à la Fig. 2. La même figure montre la dépendance de la tension de sortie du détecteur (après filtrage passe-bas) à la différence de phase pour les signaux rectangulaires d'entrée avec un rapport cyclique de 50%. Le détecteur de phase de type 1 (linéaire) a des caractéristiques de phase similaires, bien qu'il soit basé sur un multiplicateur "quatre carrés", également appelé "mélangeur équilibré". Les détecteurs de phase de ce type sont très linéaires et sont utilisés pour la détection synchrone.
Les détecteurs de phase de type 2 ne sont sensibles qu'à la position relative des fronts du signal d'entrée et du signal à la sortie du VCO, comme le montre la figure 3. Selon que le front du signal de sortie du VCO apparaît avant ou après la montée du signal de référence, la sortie du comparateur de phase générera des impulsions d'avance ou de retard, respectivement.
La durée de ces impulsions, comme le montre la figure, est égale à l'intervalle de temps entre les fronts des signaux correspondants. Pendant l'action des impulsions d'avance ou de retard, le circuit de sortie respectivement draine ou donne du courant, et la tension moyenne obtenue à la sortie dépend de la différence de phase, comme indiqué sur la Fig.4. Le fonctionnement de ce circuit est complètement indépendant du rapport cyclique des signaux d'entrée (contrairement au circuit comparateur de phase de type 1 décrit ci-dessus). Un autre avantage est qu'il n'y a aucune sortie lorsque les signaux d'entrée sont synchronisés. Cela signifie qu'il n'y a pas d'"ondulation" à la sortie, ce qui provoque une modulation de phase périodique dans les détecteurs de phase de type 1.
Voici les caractéristiques comparatives des deux principaux types de détecteurs de phase : Tableau 1
Il existe une autre différence entre ces deux types de détecteurs de phase. La sortie d'un détecteur de type 1 nécessite toujours un filtrage ultérieur dans la boucle de contrôle (voir ci-dessous pour plus d'informations à ce sujet). Ainsi, dans un détecteur PLL de type 1, le filtre de boucle agit comme un filtre passe-bas, lissant les signaux logiques de pleine amplitude. Dans ce cas, des pulsations résiduelles sont toujours présentes, dont le résultat sont des oscillations de phase périodiques. Dans les circuits où la PLL est utilisée pour la multiplication ou la synthèse de fréquence, cela se traduit par une "modulation de phase latérale" du signal de sortie. Un détecteur de type 2, en revanche, génère des impulsions de sortie uniquement lorsqu'il existe un décalage de phase entre le signal de référence et le signal VCO. S'il n'y a pas de décalage, la sortie du détecteur se comporte comme un circuit ouvert et le condensateur du filtre de boucle agit comme un dispositif de stockage, stockant la tension à laquelle le VCO maintient la fréquence requise. Si la fréquence du signal de référence change, le détecteur de phase générera une série de courtes impulsions qui chargeront (ou déchargeront) le condensateur à la nouvelle tension nécessaire pour ramener le VCO en synchronisation. Générateurs commandés en tension. Un composant important des systèmes à boucle à verrouillage de phase est l'oscillateur, dont la fréquence peut être contrôlée à partir de la sortie du détecteur de phase. Certains circuits intégrés PLL incluent un VCO, tel que l'élément de ligne 565 et un élément CMOS 4046. Il existe également des circuits intégrés VCO séparés, tels que le 4024 (en plus du détecteur de phase TTL 4044 mentionné ci-dessus), ou divers éléments TTL de la série 74xx ( par exemple, , 74S124 et 74LS324-327). Une autre classe intéressante de VCO sont les oscillateurs à sortie sinusoïdale (8038, 2206, etc.). Ils génèrent une onde sinusoïdale pure avec des signaux d'entrée déformés. Le tableau 2 présente un résumé des différents VCO. Tableau 2
Notez que la fréquence du VCO n'est pas soumise aux limitations des circuits logiques. Par exemple, vous pouvez utiliser un générateur de radiofréquence avec un varactor (diode à capacité variable) (Fig. 5).
Sans s'attarder là-dessus en détail, nous notons que même un générateur de micro-ondes (GHz) basé sur un klystron réfléchissant peut être utilisé, qui est réglé en modifiant la tension aux bornes du réflecteur. Naturellement, un dispositif PLL avec des oscillateurs de ce type doit contenir un détecteur de phase RF. Les systèmes PLL n'exigent pas que le VCO soit trop linéaire en fréquence par rapport à la tension. Cependant, avec une non-linéarité importante, le coefficient de transmission changera avec la fréquence, et une plus grande marge de stabilité devra être prévue. Conception PLL Fermeture de la boucle de contrôle. En sortie du détecteur de phase, un signal d'erreur est généré, associé à la présence d'un déphasage entre les signaux d'entrée et de référence. La tension d'entrée du VCO contrôle sa fréquence. Il peut sembler que pour créer une boucle de commande fermée, il suffit de la recouvrir d'un circuit de contre-réaction avec un certain gain, comme cela se fait dans les circuits avec amplificateurs opérationnels. Ici, cependant, il y a une différence significative. Dans les circuits conventionnels, la quantité qui est commandée par la rétroaction est la même que, ou au moins proportionnelle à, la quantité qui est mesurée pour générer le signal d'erreur. Par exemple, dans un amplificateur, la tension de sortie est mesurée et la tension d'entrée est ajustée en conséquence. L'intégration a lieu dans le système PLL. On mesure la phase, et on agit sur la fréquence, et la phase est l'intégrale de la fréquence. Il en résulte un déphasage de 90° dans la boucle de régulation. Étant donné que l'intégrateur introduit dans le chemin de rétroaction de la boucle introduit un retard de phase supplémentaire de 90°, l'auto-excitation peut se produire à des fréquences où le gain global de la boucle est égal à l'unité. La solution la plus simple consiste à exclure du circuit tous les autres éléments qui donnent un retard de phase au moins aux fréquences où le gain global de la boucle est proche de l'unité. Après tout, les amplis op sont déphasés de 90 ° sur presque toute leur plage de fréquences et fonctionnent toujours bien. Il s'agit de la première approche pour résoudre le problème, dont le résultat est ce que l'on appelle le "contour de premier ordre". Il est similaire au schéma fonctionnel PLL ci-dessus, mais sans le filtre passe-bas. Bien que de tels systèmes de premier ordre soient utilisés dans de nombreux cas, ils n'ont pas les propriétés de "volant d'inertie" nécessaires, c'est-à-dire lisser le bruit ou les fluctuations du signal d'entrée. De plus, étant donné que la sortie du détecteur de phase commande directement le VCO, une relation de phase constante entre le signal de sortie du VCO et le signal de référence ne peut pas être maintenue dans la boucle de premier ordre. La boucle de second ordre pour éviter l'instabilité contient un filtre passe-bas supplémentaire dans la boucle de rétroaction. De ce fait, une propriété de lissage se produit, la plage de capture se rétrécit et le temps de capture augmente. Par ailleurs, comme on le verra plus loin, une boucle de second ordre avec un détecteur de phase de type 2 assure une synchronisation à déphasage nul entre le signal de référence et la sortie du VCO. Les boucles de second ordre sont utilisées presque partout, car dans la plupart des applications, le système PLL doit fournir de petites fluctuations dans la phase du signal de sortie, ainsi que certaines propriétés de mémoire ou de "volant d'inertie". Les circuits de second ordre permettent un gain élevé aux basses fréquences, ce qui donne une stabilité accrue (similaire aux amplificateurs à rétroaction). Voyons maintenant un exemple d'utilisation de la PLL. Multiplicateur de fréquence. Exemple de développement. Les systèmes PLL sont souvent utilisés pour générer des signaux dont la fréquence est un multiple de la fréquence d'entrée. Dans les synthétiseurs de fréquence, la fréquence de sortie est obtenue en multipliant un entier n par la fréquence d'un signal de référence basse fréquence stabilisé (par exemple, 1 Hz). Le nombre n est défini sous forme numérique et le générateur de nombres accordables peut être commandé à partir d'un ordinateur. Dans des cas plus prosaïques, vous pouvez trouver l'utilisation d'un dispositif PLL pour générer une fréquence d'horloge synchronisée avec une fréquence de référence déjà disponible dans ce dispositif. Supposons, par exemple, qu'un ADC à deux étages ait besoin d'un signal d'horloge à 61,440 kHz. A cette fréquence, 7,5 mesures par seconde sont obtenues ; le premier étage durera 4096 cycles d'horloge (rappelons que dans les ADC à deux étages, la durée de cet étage est constante), et la durée maximale du deuxième étage sera de 4096 cycles. Une caractéristique du circuit PLL est que le signal d'horloge avec une fréquence de 61,440 kHz peut être synchronisé sur la fréquence du secteur de 60 Hz (61,440 = 60x1024), ce qui vous permet de supprimer complètement le bruit du secteur à l'entrée du convertisseur. Considérons d'abord le circuit PLL standard (Fig. 6), qui contient un compteur supplémentaire - un diviseur de fréquence par n, connecté entre la sortie VCO et le détecteur de phase.
Le diagramme montre les coefficients de transfert de chaque élément fonctionnel du circuit, ce qui nous aidera à calculer la stabilité. Notons en particulier que le détecteur de phase convertit la phase en tension, et le VCO, à son tour, convertit la tension en dérivée de la phase par rapport au temps, c'est-à-dire en fréquence. Ainsi, on peut considérer que si l'on considère la phase comme une variable d'entrée, alors le VCO agit comme un intégrateur. Une tension d'entrée d'erreur fixe provoque une erreur de phase croissante linéairement à la sortie du VCO. Le filtre passe-bas et le diviseur de fréquence par n ont des gains inférieurs à un. Stabilité et déphasages La figure 7 montre les diagrammes de Bode qui permettent d'évaluer la stabilité de la PLL de second ordre.
Le VCO fonctionne comme un intégrateur avec une constante de temps de 1/f et un déphasage de 90° (c'est-à-dire que la constante de temps est proportionnelle à 1/jw et que le condensateur est chargé par la source de courant). Afin de créer une marge de phase (la différence entre 180 ° et un déphasage à une fréquence à laquelle le gain global du circuit est égal à 1), une résistance est connectée en série avec le condensateur dans le filtre passe-bas, empêcher la rupture de stabilité à certaines fréquences (introduction du "zéro" des fonctions de transfert). La combinaison des caractéristiques du VCO et du filtre donne le diagramme de Bode pour le gain de boucle global illustré sur la figure. Tant que la pente est de 6 dB/octave (dans la région de gain unitaire), la boucle sera stable. Ceci est réalisé en utilisant un filtre passe-bas lead-lag et avec le bon choix de ses caractéristiques (ainsi que dans les circuits de compensation de phase lead-lag des amplificateurs opérationnels). Dans la section suivante, nous montrerons comment cela se fait. Calcul du coefficient de transfert La figure 8 montre le circuit PLL pour un synthétiseur de fréquence de 61 Hz. Le détecteur de phase et le VCO font partie d'une PLL basée sur un CI CMOS de type 440.
Dans ce circuit, une version du détecteur de phase fonctionnant sur les fronts est utilisée, bien que l'IC 4046 ait les deux options. La sortie du circuit est formée par une paire de transistors CMOS pulsés qui fournissent des signaux pulsés de niveaux Ucc ou 0 V. En fait, il s'agit de la sortie à trois états considérée précédemment, car, à l'exception des moments d'impulsions d'erreur de phase, il est dans un état élevé résistance de sortie. Les fréquences VCO maximum et minimum, fixées par les niveaux de tension de commande de 0 V et Ucc, sont déterminées par le choix des résistances R1 et R2 et du condensateur C1 en fonction des données nominales. À partir des données techniques de l'élément 4046, on peut déterminer un inconvénient important du circuit : une sensibilité élevée à la stabilité des tensions d'alimentation. Le choix des autres éléments du contour s'effectue selon des procédures standards pour la PLL. Une fois la gamme VCO sélectionnée, il ne reste plus qu'à concevoir le filtre passe-bas, qui est une partie très critique du système. Commençons par calculer le gain de toute la boucle de contrôle. Le tableau 3 montre les formules de calcul pour les composants individuels (selon la fig. 6). Tableau 3. Calcul du gain PLL Les calculs doivent être effectués avec soin, sans confondre la fréquence f et la fréquence circulaire w ou hertz avec kilohertz. Jusqu'à présent, nous n'avons pas déterminé uniquement le coefficient Kj. Il peut être déterminé en écrivant une expression pour le gain global de la boucle, mais souvenez-vous d'abord que le VCO est un intégrateur et écrivez :
Le gain global est donc
Maintenant, nous choisissons la fréquence à laquelle le gain devient égal à l'unité. L'idée est que la fréquence de transmission unique est choisie suffisamment élevée pour que la boucle puisse suivre correctement les changements de fréquence d'entrée, mais suffisamment basse pour lisser le bruit et les pics du signal d'entrée. Par exemple, un système PLL conçu pour démoduler les signaux FM d'entrée ou pour décoder une séquence de tonalités à grande vitesse doit être rapide (pour les signaux FM, la bande passante de la boucle doit correspondre au signal d'entrée, c'est-à-dire égale à la fréquence de modulation maximale, et pour le décodage de la tonalité, la boucle de constante de temps doit être inférieure à la durée de la tonalité). D'autre part, étant donné que ce système est conçu pour suivre certaines valeurs d'une fréquence d'entrée stable ou à variation lente, il doit avoir un faible débit de transmission unique. Cela réduira le "bruit" de phase à la sortie et fournira une insensibilité aux interférences et aux parasites à l'entrée. Même de brèves interruptions du signal d'entrée seront à peine perceptibles, car le condensateur de filtrage stockera la tension, ce qui obligera le VCO à continuer à produire la fréquence de sortie requise. Compte tenu de ce qui a été dit, on choisit la fréquence d'une seule émission f2 égale à 2 Hz, soit 12,6 rad/s. Celle-ci est bien inférieure à la fréquence de référence et il est peu probable que les écarts de fréquence du réseau dépassent cette valeur (rappelons que l'énergie électrique est produite par de gros générateurs avec une grande inertie mécanique). Le point de rupture de la caractéristique du filtre passe-bas (son "zéro") est choisi, en règle générale, à une fréquence inférieure à f2 3 à 5 fois, ce qui fournit une marge de phase suffisante. Rappelons que le déphasage d'un circuit RC simple varie de 0 à 90° dans la gamme de fréquences de 0,1 à 10 par rapport à la fréquence de -3 dB ("pôles"), à laquelle le décalage est de 45°. Choisissons donc la fréquence zéro égale à 0,5 Hz, soit 3,1 rad/s (Fig. 9). Le point de rupture f1 détermine la constante de temps R4C2 : R4C2=1/2pf1. Admettons au préalable : C2=1 uF et R4=330 kOhm. Il ne reste plus qu'à choisir la valeur de la résistance R3 à condition que le coefficient de transmission à la fréquence f soit égal à l'unité2. Après avoir effectué cette opération, nous constatons que R3 \u4,3d XNUMX MΩ.
exercice. Vérifier qu'avec les composants du filtre sélectionnés, le gain à f2=2,0 Hz est bien de 1,0. Parfois, les valeurs obtenues des paramètres de filtre ne sont pas pratiques et vous devez les recalculer ou légèrement décaler la fréquence de gain unitaire. Ces valeurs sont acceptables pour une PLL CMOS (la résistance d'entrée VCO typique est de 1012 Ohm), et pour une PLL sur des transistors bipolaires (type 4044, par exemple), vous devrez peut-être faire correspondre la résistance à l'aide d'un amplificateur opérationnel. Pour simplifier la conception du filtre dans cet exemple, un détecteur de phase à commutation de front de type 2 a été utilisé. Cette solution peut ne pas être la meilleure dans la pratique en raison du niveau élevé d'interférences du réseau. En sélectionnant soigneusement le circuit d'entrée analogique (par exemple, un déclencheur de Schmitt peut être utilisé), de bonnes performances de circuit peuvent être obtenues. Sinon, il est recommandé d'utiliser un détecteur de phase XOR de type 1. Méthode d'essai et d'erreur Il y a des gens pour qui l'art de concevoir des circuits électroniques consiste à modifier les paramètres du filtre jusqu'à ce que le circuit fonctionne. Si le lecteur est l'un d'entre eux, alors il devrait changer son approche de cette question. Probablement à cause de tels développeurs, les systèmes PLL ont une mauvaise réputation, et c'est pourquoi nous avons donné un calcul détaillé. Néanmoins, essayons d'aider les développeurs en utilisant la méthode des essais et erreurs : R3C2 détermine le temps de lissage du contour, et le rapport R4/R3 - amortissement, c'est-à-dire l'absence de surcharge lors des sauts de fréquence. Nous recommandons de commencer par R4=0,2R3. Génération d'horloge pour terminaux vidéo Un générateur haute fréquence synchronisé avec une fréquence secteur de 60 Hz peut être utilisé avec succès pour générer des signaux d'horloge dans un équipement terminal informatique alphanumérique. La vitesse de sortie standard des informations sur les écrans vidéo est de 30 images par 1 s. Étant donné que les interférences du réseau sont presque toujours présentes, même si elles sont faibles, l'image commence à subir un « roulement » lent. Cela se produit s'il n'y a pas de synchronisation exacte entre la fréquence du secteur et le canal vertical de l'affichage. Une bonne façon de résoudre ce problème est d'utiliser le système PLL. Cela devrait utiliser un VCO haute fréquence (avec une fréquence d'environ 15 MHz, un multiple de 60 Hz), et les signaux obtenus en divisant cette séquence d'horloge haute fréquence principale devraient être utilisés pour former séquentiellement les points de chaque caractère, longueur de ligne et nombre de lignes dans le cadre. Capture et suivi PLL Évidemment, la PLL restera en synchronisme tant que le signal d'entrée ne tombe pas en dehors de la plage autorisée des signaux de retour. Une question intéressante est l'entrée initiale du système en synchronisme. La désadaptation de fréquence initiale produit un signal de fréquence de différence périodique à la sortie du détecteur de phase. L'ondulation diminuera après le filtrage et un signal d'erreur constant apparaîtra. Processus de capture. La réponse à la question n'est pas si simple. Les systèmes de commande du premier ordre seront toujours en synchronisme, puisqu'il n'y a pas d'atténuation du signal d'erreur à basse fréquence. Les boucles de second ordre peuvent être à la fois synchronisées et non synchronisées, selon le type de détecteur de phase et la bande passante du filtre passe-bas. De plus, le détecteur de phase XOR type 1 a une bande passante d'acquisition limitée qui dépend de la constante de temps du filtre. Cette circonstance peut être utilisée s'il est nécessaire de construire un système PLL qui doit effectuer la synchronisation uniquement dans une certaine gamme de fréquences. Le processus de verrouillage est le suivant : lorsque le signal d'erreur de phase amène la fréquence du VCO à se rapprocher de la fréquence de référence, la forme d'onde d'erreur change plus lentement et vice versa. Comme ce signal est asymétrique, des changements plus lents se produisent dans la partie du cycle dans laquelle fgun se rapproche de fop. Par conséquent, une tension continue moyenne non nulle met la PLL en mode de verrouillage. La tension d'entrée du VCO change pendant le processus de capture, comme illustré à la Figure 10. Remarquez le dernier pic (dépassement) dans le graphique ; la raison en est très intéressante. Même si la fréquence VCO atteint la valeur requise (comme indiqué par le niveau de tension à l'entrée VCO), cela ne signifie pas que le système est nécessairement entré en verrouillage, car il peut s'avérer qu'il n'y a pas de mode commun. Cela peut entraîner un dépassement de la courbe. Il est évident que le processus de capture dans chaque cas se déroulera différemment.
Bande de capture et de suivi Si un détecteur de phase XOR de type 1 est utilisé, la bande passante d'acquisition est limitée par la constante de temps du filtre passe-bas. Cela a du sens, car s'il y a une grande différence de fréquence initiale, le signal de désadaptation sera tellement atténué par le filtre que la capture ne pourra jamais se produire. Évidemment, augmenter la constante de temps du filtre passe-bas rétrécit la bande de capture, ce qui revient à diminuer le gain de la boucle. Il s'avère qu'il n'y a pas de telles restrictions dans un détecteur de phase fonctionnant le long des fronts. La bande passante de suivi pour les deux types de circuits dépend de la plage de tension de commande du VCO. Quelques exemples d'utilisation des systèmes PLL Nous avons déjà mentionné l'utilisation des PLL dans les synthétiseurs de fréquence et les multiplicateurs de fréquence. Quant à ce dernier, l'opportunité d'utiliser la PLL, comme on peut le voir à partir de l'exemple considéré, est si évidente qu'il ne devrait y avoir aucun doute sur l'utilisation de la PLL. Les multiplicateurs simples (c'est-à-dire les horloges haute fréquence pour les systèmes numériques) n'ont même pas de problèmes avec les fluctuations du signal de référence, et les systèmes du premier ordre peuvent être assez bien utilisés. Voyons quelques applications de la PLL qui sont intéressantes du point de vue de divers domaines d'utilisation. Détection des signaux FM Avec la modulation de fréquence, les informations sont codées en changeant la fréquence du signal porteur proportionnellement au changement du signal d'information. Il existe deux méthodes pour récupérer l'information modulée : à l'aide de détecteurs de phase ou de PLL. Le terme "détection" désigne ici un procédé de démodulation. Dans le cas le plus simple, la PLL est synchronisée avec le signal entrant. La tension appliquée au VCO et contrôlant sa fréquence est proportionnelle à la fréquence d'entrée et constitue donc le signal démodulé requis (Figure 11). Dans un tel système, la bande passante du filtre doit être choisie suffisamment large pour laisser passer le signal modulé. En d'autres termes, le temps de réponse PLL doit être court par rapport à la plage du signal reconstruit. La PLL ne doit pas recevoir un signal transmis sur un canal de communication ; ici, vous pouvez utiliser la "fréquence intermédiaire", qui est obtenue dans le mélangeur du récepteur lors de la conversion de la fréquence. Cette méthode de détection FM nécessite un VCO hautement linéaire pour éviter la distorsion aux fréquences audio.
La deuxième méthode de détection FM utilise uniquement le détecteur de phase et non la PLL. Le principe est illustré à la figure 12. Le signal d'entrée d'origine et le même signal déphasé sont appliqués au détecteur de phase, à la sortie duquel apparaît une certaine tension.
Le circuit de déphasage modifie le déphasage linéairement avec la fréquence (généralement effectué avec des circuits LC résonnants). Ainsi, le signal de sortie du démodulateur dépend linéairement de la fréquence de sortie. Cette technique est appelée "détection FM en double quadrature équilibrée". Il est utilisé dans de nombreux circuits intégrés pour implémenter le chemin amplificateur/détecteur à fréquence intermédiaire (par exemple, le type CA3089). Détection de signal AM Considérons les méthodes qui fournissent une proportionnalité entre le signal de sortie et la valeur instantanée du signal amplitude-haute fréquence. Habituellement, le redressement est utilisé pour cela (Fig. 13).
La figure 14 illustre la méthode originale utilisant la PLL" ("méthode de détection homodyne"). Le système PLL génère des impulsions rectangulaires de même fréquence que la fréquence de la porteuse modulée. Après avoir multiplié le signal d'entrée par le signal de sortie de la PLL, un on obtient une sorte de redressement pleine onde, après il ne reste plus qu'à supprimer le reste de la fréquence porteuse avec un filtre passe-bas pour obtenir une enveloppe modulée. Si un détecteur de phase XOR est utilisé, alors le signal de sortie est à 90° out de phase par rapport au signal de référence. Par conséquent, entre la PLL et le multiplicateur, vous devez inclure un circuit déphaseur avec un déphasage de 90°.
Synchronisation d'horloge et récupération de signal. Dans les systèmes de transmission de signaux numériques, les informations sont transmises sous forme série sur un canal de communication. Ces informations peuvent être de nature numérique ou être l'équivalent numérique d'informations analogiques, comme c'est le cas avec la modulation par impulsions et codage (PCM). Une situation similaire se produit lors du décodage d'informations numériques à partir d'une bande magnétique ou d'un disque. Dans les deux cas, des interférences ou des modifications se produire la fréquence des impulsions (par exemple en raison de la traction de la bande) et il est nécessaire d'obtenir un signal d'horloge non déformé de la même fréquence que la fréquence des informations entrantes. Les systèmes PLL sont recommandés dans cette application, car un filtre passe-bas, par exemple, aiderait seulement à éliminer le bruit et la reprise, mais ne serait pas en mesure de suivre les changements lents de la vitesse de la bande. littérature:
Auteurs : Paul Horowitz, Université Harvard, Winfield Hill. Publication : N. Bolchakov, rf.atnn.ru
Cuir artificiel pour émulation tactile
15.04.2024 Litière pour chat Petgugu Global
15.04.2024 L’attractivité des hommes attentionnés
14.04.2024
▪ Les écouteurs Slide ne s'emmêlent jamais ▪ Les bottes des soldats comme source d'électricité ▪ Boussole neurale dans le cerveau
▪ section du site Alimentation électrique. Sélection d'articles ▪ article d'Henrik Ibsen. Aphorismes célèbres ▪ article Comment distinguer un œuf à la coque d'un œuf cru ? Réponse détaillée ▪ article Fer à souder pratique. Encyclopédie de l'électronique radio et de l'électrotechnique
Commentaires sur l'article : Karen [haut] classe ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Page principale | bibliothèque | Articles | Plan du site | Avis sur le site
www.diagramme.com.ua |
Voir d'autres articles section 
Dernières nouvelles de la science et de la technologie, nouvelle électronique :
Toutes les langues de cette page